新型半导体超薄结构可兼顾低漏电与高性能

随着半导体芯片变得越来越薄，芯片内部各组成部分也在追求极限超薄化。然而，这带来了一个结构性限制，即器件越薄，越难导电。为破解这一难题，韩国浦项科技大学研究团队重新设计了超薄碲晶体管的金属—半导体接触结构，开发出一种大幅降低接触电阻的新技术。通过仅对与电极接触的关键区域进行局部增厚，他们将器件接触电阻降低至原有水平的1／50，并显著提升了低温性能。相关成果发表于新一期美国化学会《ACS Nano》杂志。

人工智能（AI）和高性能计算快速发展对半导体处理的数据量提出更高要求。因此，负责运算的“逻辑单元”和负责存储数据的“存储单元”之间产生的时间延迟和能量损耗，已成为制约性能提升的重要瓶颈问题。为解决这一问题，将逻辑和存储单元垂直堆叠的三维集成结构，正受到广泛关注。而制造这类结构，需要器件能在400℃以下的低温条件下稳定运行，因此，兼具高迁移率和低温加工特性的碲被视为极具潜力的新型半导体材料。

然而，碲材料带隙较窄，容易产生漏电流。团队通常将其沟道厚度缩减至5纳米以下以抑制漏电，但过薄的沟道会使金属与半导体之间的肖特基势垒增大，电子更难跨越界面，接触电阻显著提高。

团队借鉴硅芯片制造中的“抬高源漏极”结构，在保持沟道厚度4纳米的同时，仅对与金属电极接触的源极和漏极区域额外沉积碲材料，让这些区域变厚，使电流能更高效地注入和流出器件。

采用新结构后，器件接触电阻从97.5千欧·微米降至1.7千欧·微米，降至原来的约1／50。在零下196℃环境中，器件开启状态下的导通电流提高了17倍以上，实现了超薄结构中低漏电与高性能的兼顾。

这项技术不仅适用于碲材料，还可广泛应用于多种二维及超薄半导体器件的性能提升，并有望加速下一代三维集成电路的实现。